漢の闘い （主にアクセス時間と）

～ 前回までのあらすじ ～

タイトルで使用されている全てのＲＯＭを１つのS-RAMに肩代わりさせなくてはならなくなったのだが、１３個のＲＯＭを肩代わりさせるのはさすがにキツく、「奥様ちょっと一工夫」を駆使して乗り切る我々であった（１人だが）。


まず前提となる複数のＲＯＭを１つのＳ－ＲＡＭに肩代わりさせる方法ですが、アクセスを時分割して「複数あるように見せる」という手法を用いています。
（シングルＣＰＵの「マルチタスク」と同様な方法です。）

S-RAMの前にごく短時間でアドレスバスを切り替えるマルチプレクサを作って繋いであげれば良いわけです。

説明するよりも、ここはささっとソースを読んでみてください。
(モジュール名の EROMAXS は "External ROM Access" の略のつもりです）


ソースを読めば分かる通り、２５ＭＨｚ/１６フェイズで１周期として各ＲＯＭのアクセスを処理しています。（２５ＭＨｚなのはＳ－ＲＡＭのアクセス時間の関係です。）

動作としては、ターゲットとするＲＯＭのアドレスを１つ前のフェイズで与えて次のフェイズで読み出す、ということを繰り返しているだけです。

ただ、ビデオタイミングの関係上、ＢＧとスプライトのチップＲＯＭには４フェイズ毎にアクセスしなくてはいけないため、扱えるＲＯＭの数は１６、ということにはできないのです。

２つのＣＰＵのプログラムＲＯＭと、惑星マップデータのＲＯＭ（と爆発音のＰＣＭデータ（詳細は次回以降に））は、ビデオ系の合間にアクセスするようにしています。


ソースを読んで気づいた方も多いと思いますが、S-RAMとのデータバスが１６ビットになっています。
実はここが「奥様一工夫」（というか苦肉の策）の一つだったりします。

実機では８ビットバスのUV-EPROMが使われていて、出来ればＲＯＭイメージもそのまま載せたかったのですが、２５ＭＨｚのアクセス時間に間に合わせるために２つのＲＯＭのデータをインターリーブして１回のアクセスで２つのＲＯＭを同時に読めるような工夫をしています。
（これをするにはＲＯＭイメージの作り方から考慮しなければいけない）

今回はＢＧ／スプライトのチップＲＯＭと、惑星マップデータＲＯＭに対してこのような措置を施しています。

できればＲＯＭの生データをそのまま繋ぐだけでＲＯＭイメージを作りたかったのですが、仕方がないのでこういう仕様にしました。

このROMイメージを作るツールはRubyで書きました。だれかの役に立つかもしれないので一応アップしておきます。
(このツールに食わせるXeviousのROMイメージを作るためのレスポンスファイルも。ROM自体のファイルは無いのであしからず。）


ところで、このモジュールでアクセスされていない残りのＲＯＭはどうしたのでしょうか？
(音源制御CPUのROM／WSG音源の波形ROM／ＢＧとスプライトのCLUT／パレット）

これらはもう仕方がないので、Verilogのソースに落としてデータを丸ごと回路に突っ込んでいます。
（XILINXの場合、初期値設定済みのBlockRAMになる。）

回路にROMの内容が含まれているのは、ちょっと格好悪いですが今回は諸般の都合でこのようになりました。
（以前作っていた「マッピー」や「ギャプラス」は起動前に内部ＲＯＭにデータをロードするようにしていたので、回路自体にＲＯＭデータは含まれていないのです）

今回は「格好良さ」よりも「実」を取ったということでご勘弁を(^^;


「ＲＯＭ」なんて単純そうなものでもそれなりの工夫が必要、ということで長々と書いてきましたが、（コンピュータシステムの中では重要な要素ではあるが）地味なメモリ周りの話題ばかりでもなーということで、次回は楽しい(?)音源周りの話をしたいと思います。


お楽しみに。